



- 1 *Chip-to-Wafer-Prozess für Infrarotsensor*
- 2 *Chip-on-Board-Aufbau eines CSP*

CHIP SCALE PACKAGES VOM IMS

EXTREM KLEIN, EXTREM GUT

Fraunhofer Institut für Mikroelektronische Schaltungen und Systeme IMS

Finkenstr. 61
D - 47057 Duisburg
phone +49 203 37 83-0
fax +49 203 37 83-266
www.ims.fraunhofer.de

Ansprechpartner
Michael Bollerott
Telefon +49 203 37 83-227
vertrieb@ims.fraunhofer.de

Der Siegeszug der Mikroelektronik beruht im Wesentlichen auf zwei Säulen, der Strukturverkleinerung und der Preissenkung. Dies gilt sowohl für die Siliziumchips, als auch für deren Gehäuse: Vom Dual-Inline-Gehäuse der 70er und 80er Jahre über die SMD-Technik bis hin zu den kleinsten Gehäusen, die überhaupt möglich sind – den Chip Scale Packages (CSP).

Das Fraunhofer IMS hat ein CSP-Gehäuse für kundenspezifische Mikrosysteme, wie zum Beispiel MEMS Resonatoren oder Beschleunigungssensoren, entwickelt. Es bietet erhebliche Vorteile gegenüber klassischen Gehäusen aus Metall, Kunststoff oder Keramik:

- Es ist kaum größer als der Chip selbst
- Es erlaubt Sensoren im Vakuum oder im Inertgas zu betreiben
- Es ist kostengünstig und in großen Stückzahlen herstellbar

- Es besteht aus Silizium und bietet damit exzellente thermische Eigenschaften

Am Fraunhofer IMS wird das CSP für die hauseigenen Infrarotsensoren eingesetzt. Die Anforderungen an das CSP bezüglich Vakuum und Dichtigkeit (Leckrate) sind dabei besonders hoch. Eine besondere Zuverlässigkeit des CSP wurde durch Tests wie Autoclave, Temperaturlastwechsel und -lagerung nachgewiesen.

Beispiel für ein CSP mit Vakuum

Deckelgröße	10 mm x 10 mm
Kavitätsvol.	< 8 μ l
Kavitätsdruck	< 10 μ bar
Leckrate	< 1×10^{-15} mbar l/sec





Der CSP-Prozess

Dieses CSP lässt sich auch auf andere Mikrosysteme übertragen. Die gesamte Herstellung auf 200mm Wafern erfolgt dabei am Fraunhofer IMS. Bei dem bevorzugten Chip-zu-Wafer(C2W)-Prozess werden nur die als gut getesteten Mikrosysteme (Known Good Die) verkapselt. Dies reduziert Prozesszeit und Materialkosten, was sich gerade bei großen Chipflächen bemerkbar macht. Insgesamt ergeben sich durch die Herstellung im C2W-Prozess große Vorteile,

da es die automatisierte Charakterisierung des Mikrosystems und des CSP nach jedem Prozessschritt erlaubt.

Die Deckel- und Substratwafer können unabhängig voneinander optimiert werden. Antireflexionsschichten oder optische Schichten für die Filterung bestimmter Wellenlängen (Cut-On Filter) sorgen beispielsweise für ein noch genaueres Messverfahren. Auch die Verwendung von Glas als Deckelmaterial ist möglich.

Das Fraunhofer IMS bietet die vollständige Entwicklung von CSP-Prozessen für unterschiedliche Mikrosysteme an, die auf Wunsch als Prototyp oder Kleinserie umgesetzt werden.

Weitere Parameter für den CSP-Prozess

Deckelgrößen	1 mm - 20 mm
Deckelabstand zum Substrat	10 μm - 30 μm
Galvanisch abscheidbare Metalle	Cu, Sn, Ni, Au
Aufbaumethode	C2W oder Wafer-zu-Wafer (W2W)
Fixierungstechnik	Thermokompression
Platziergenauigkeit	$\pm 0,5 \mu\text{m}$
Löttemperaturen	250 °C - 350 °C
Lötprozess	Solid Liquid Interdiffusion